期間限定無料公開中

　Coherentは3月4日（ペンシルベニア州サクソンバーグ）、次世代800Gおよび1.6T光トランシーバ向けに設計された224Gbpsクアッドチャネル・トランスインピーダンス・アンプ（TIA）「CHR1074」の発売を発表した。

　同社は「高性能AIおよびクラウドインフラ向けに設計されたCHR1074は、超高速リンク復帰(link recovery)とインテリジェントな電力マネジメントを組み合わせ、ますます動的になるデータセンタ環境における効率向上とレイテンシ低減を実現する」と説明している。

　ハイパースケールネットワークがバースト型トラフィックと高度な省電力状態を採用するにつれ、従来のTIAではリンクがアイドル状態からアクティブ状態に移行する際に遅延が生じる可能性がある。そこでCHR1074は、その際に、50ナノ秒以内に動作を安定化させる高速セトリング(fast-settling)設計を採用することによりこの課題に対応し、従来のソリューションと比較して応答性を大幅に向上させる。コンパクトなフォームファクタで高いシグナルインテグリティ、低ノイズ、最適化された消費電力を実現するこのデバイスは、システム設計者がエネルギー効率を維持しながら帯域幅を拡張できる。

　Coherentの半導体デバイス担当EVPであるBeck Mason氏は「AIドリブンのインフラストラクチャは、光インターコネクト エコシステム全体のパフォーマンスと電力要件を再定義している」とし、「CHR1074により、Coherentは画期的なパフォーマンスとシステムレベルの効率を両立させ、高速光ASICにおけるリーダーシップを強化する。このソリューションを、当社のシリコンフォトニクス ドライバ ポートフォリオと組み合わせることで、次世代224Gbpsトランシーバを開発するお客様の戦略的パートナーとしての当社の位置付けを強化する」とコメントを出している。

　CHR1074のサンプルは現在提供可能で、一般提供は来四半期末に開始される予定だ。

編集部備考

■CHR1074の特長である、50ナノ秒以内に動作を安定化させる高速セトリング（fast-settling）設計は、表面的には「リンクの復帰が速い」という性能に見える。しかし、AIデータセンタの電力最適化の観点では、「光リンクを頻繁にスリープさせられる」という重要な意味を持つ。

　AIクラスタでは従来のクラウドと異なり、次のような通信トラフィックが増えている。
・GPU間の All-Reduce
・パラメータ同期
・MoE（Mixture of Experts）推論
　これらの通信は、「通信バースト→待機（アイドル）→通信バースト」という特徴を持ち、ニュースの文中でも触れられているバースト型トラフィック（burst-mode traffic）を生み出す。
　光トランシーバはアイドル状態でも一定の電力を消費するため、AIクラスタでは光リンクの電力が大きな課題となる。モデルにもよるが、800Gトランシーバでは典型的に1モジュールあたり16〜20Wとされ、数万〜数十万規模のリンクでは、アイドル時間の消費電力が無視できないレベルとなる。

　この課題に対し、AIデータセンタではリンクを一時的にスリープさせる設計が研究されている。イメージとしては、「通信バースト→リンクのスリープ→通信バースト」という、リンクを動的に制御する方式だ。ただし、ここで問題となるのは「復帰が遅いと通信遅延が増える」点であり、ニュース本文内の「従来のTIAではリンクがアイドル状態からアクティブ状態に移行する際に遅延が生じる可能性がある」という指摘の背景となる。

　その観点では、CHR1074の50ナノ秒(ns)以内という復帰速度は極めて速い。計算機の時間スケールで比較すると、DRAMアクセスは約50〜100ns、GPUのL2アクセスは数十ns、Ethernetの1ホップ遅延は数百ns程度となる。こうして並べてみると、CHR1074のリンク復帰はメモリアクセスと同じオーダーにあり、アプリケーションからはほぼ認識されない可能性がある。結果として、通信が無い瞬間に電源を落とす設計が実現できる。これが、ニュース本文内の「超高速リンク復帰とインテリジェントな電力マネジメントを組み合わせ、ますます動的になるデータセンタ環境における効率向上とレイテンシ低減を実現する」に繋がってくる。

　つまりCHR1074はTIAのスペック高度化というよりも、「光リンクを電力制御できる」ことを意図した「高速復帰アナログ回路」であり、AIデータセンタにおける電力最適化を前進させる光部品と言える。今回Coherentが示した高速セトリング設計は、短時間スリープを前提とした光リンク電力制御アーキテクチャを支える要素技術として注目されるだろう。

■CHR1074の高速セトリングは、上記のような電力最適化だけでなく、ネットワークにおける計算統合という構造変化に適応できるレベルである点も重要だ。
　AIクラスタにおいて、ネットワークはもはや「遅延の要因となる接続インフラ」ではなく、データの一時保持や高速転送路といった計算システムの一部として扱われ始めている。GPU間通信のレイテンシ要求は、従来のクラウドよりも非常に短く、メモリアクセスに近いスケールにまで迫っている。このため、光リンクにもキャッシュ階層のような電力制御と高速復帰を実現する技術、いわゆる「Optical Cache」や「Photonic Interconnect」（光ネットワークをCPUキャッシュのように扱う設計）が求められる。

　この観点において、CHR1074の50ナノ秒(ns)以内の復帰速度は、CPUのメインメモリであるDRAMアクセス（約50〜100ns）に匹敵する。この極めて短い復帰時間により、光リンクは計算処理の一部として瞬時に稼働・停止できるレベルとなる。言い換えると、ネットワークがメモリ階層に組み込まれるようなアーキテクチャ上の変革を示していると考えられる。

　つまり、CHR1074の高速セトリングはTIAという光デバイスの性能の進化であると同時に、「計算に組み込まれたネットワーク」という業界の構造変化を反映した技術でもある。さらに視野を広げると、この構造変化はMWC2026で話題となったAI-RANや自律型ネットワークの議論にも通じる。AIを伝送するインフラでは、光や無線を問わず、通信性能と計算処理を同時に最適化する設計が求められており、情報を運ぶネットワークがコンピューティング基盤と融合する構造変化は、次世代通信技術全体に共通する本質的なトレンドとして確立している。そうした業界の進捗を把握・予測する上でも、各種デバイスの技術動向は重要な示唆となるだろう。

(OPTCOM編集部)