(期間限定無料公開中)

■講演者
Altera (An Intel Company) Corp.
Fellow and Chief Technologist on SERDES and I/O
Mike Li

キーサイト・テクノロジー
ソリューションエンジニアリング本部 エンジニアリング2部
部長
山中 正樹氏

　本プレゼンテーションでは、まず、現在の224Gbps-PAM4世代の電気SERDESおよびI/O技術と標準（すなわち、イーサネットとOIF共通電気インターフェイス（CEI））が、以前の112Gbps-PAM4世代からどのように発展してきたかが概説される。
　次に、次世代448 Gbps電気SERDESおよびI/Oの主要なAI市場要件と関連する技術的課題をいくつか取り上げ、要件を満たし、課題を克服する可能性のあるいくつかの技術オプションやアプローチが紹介される。
　コースリーダーを務める山中氏は「通信技術の研究開発において、ターゲットとしている領域は光と電気のどちらが適切なのかを考える際、双方の最新動向を把握しておくことは重要だ。そこで本講演では、次世代の高速電気インターフェイスに対し、市場からどのような要求があるのか、その技術的な難しさに取り組む中でどのようなアプローチが検討されているのかという将来展望をご紹介することで、光通信の次世代技術の研究にもお役立ていただければと考えている」と話す。

　登壇するペング（マイク）・リー博士は、現在、Altera（Intel）のフェローであり、SERDES、高速I/O（HSIO）、インターコネクト/プラットフォームのチーフ・テクノロジストとして、AlteraのSERDES、HSIO、インターコネクト/プラットフォームの戦略とロードマップ、業界標準、SERDESとHSIOのアーキテクチャ、電気および光シグナリング、シリコンフォトニクスの統合、光フィールドプログラマブル・ゲート・アレイ（OFPGA）をリードしている。リー博士は、IntelがAlteraを買収した2015年以来Intelに在籍し、Intelフェローとして同様の役割を担っていた。
　山中氏は「高速SERDESの開発を牽引している方なので、最新の高速I/O技術動向はもちろんAI需要に関する最新の情報にも精通している。この領域の課題としては、例えば、SerDesの帯域幅を広げるために変調方式をPAM4、PAM6、PAM8のように高度化していくほど、伝送ロスの影響は大きくなる。では、そのロスに対し補償技術を高度化していくと、今度は消費電力が上がってしまう。このように、PAM4以上の多値変調では、性能と消費電力のトレードオフが非常に大きな設計課題となるので、448 Gbps電気SERDESの先進的な研究をされているリー博士がその点をどのようにお考えなのかは、私も興味深い。本講演では、そうした技術的な話を、AI市場要件を交えながら解説いただく」と話している。